

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-065683

(43)Date of publication of application : 06.03.1998

(51)Int.Cl.

H04L 12/28

G06F 13/00

H04L 12/66

(21)Application number : 08-218173

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 20.08.1996


(72)Inventor : FUKUDA SHINJI

(54) NETWORK INTERFACE CARD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a network interface card which connects a network and a terminal, which is provided with the interface of ATM and an Ethernet inside and which can automatically be switched by the connected network.

SOLUTION: The network interface card comprises a signal detection part 10, the ATM interface part 20 and the Ethernet interface part 30. Received data are sent to the respective parts. The signal reception part 10 detects whether the connected network is ATM or Ethernet from received data and executes the processing of data in the interface part of the detected network.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-65683

(43) 公開日 平成10年(1998) 3月6日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 L 12/28			H 0 4 L 11/00	3 1 0 D
G 0 6 F 13/00	3 5 3		G 0 6 F 13/00	3 5 3 D
H 0 4 L 12/66		9744-5K	H 0 4 L 11/20	B

審査請求 未請求 請求項の数 1 O L (全 6 頁)

(21) 出願番号 特願平8-218173

(22) 出願日 平成8年(1996) 8月20日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 福田 真二

大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74) 代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 ネットワークインターフェースカード

(57) 【要約】

【課題】 ネットワークと端末を接続するネットワークインターフェースカードにおいて、内部にATMとEthernetのインターフェースを両方備え、接続されたネットワークにより、自動切り換え可能なネットワークインターフェースカードを提供することを目的とする。

【解決手段】 信号検出部10と、ATMインターフェース部20と、Ethernetインターフェース部30とから構成され、それぞれに受信されたデータが送り込まれる。信号受信部10において、受信されたデータから接続されたネットワークがATMであるのかEthernetであるのかを検出し、検出されたネットワークのインターフェース部でデータの処理を行う。



43 PC/WS内部バス

1

【特許請求の範囲】

【請求項1】通信ネットワークと接続端末を接続するネットワークインターフェースカードであって、転送されるデータに基づいてデータ転送速度を判断する信号検出部と、Ethernetインターフェース部と、ATMインターフェース部とを備え、接続されているネットワークがどちらであるかを認識し、自動切り換え可能としたことを特徴とするネットワークインターフェースカード。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はATMにもEthernetにも接続できるネットワークインターフェースカードに関するものである。

【0002】

【従来の技術】近年、コンピュータは益々普及しており、企業内にLAN（ローカルエリアネットワーク）を張ってデータ通信を行っているところが多い。LANの種類は複数あるが、特にEthernetなどが主流になっており、企業に限らずこれを取り入れているところ

【0003】近年、大学や企業内のLANにおいて、接続端末の増加が顕著であり、1人当たり1端末も普通になってきている。1人1端末を有するLAN（ここではEthernetとする）環境の実状は、Ethernetの持つデータ伝送能力をはるかに上回っている。そのような企業などは、既存のLANからより高速なLANへの移行を考える。実際にEthernetからATM-LANへとすでに移行している企業もみられる。

【0004】また、LAN内に接続端末が比較的少ない場合でも、その使用目的によって、Ethernetでは対応しきれない場合が多々ある。例えば、一度に膨大な量のデータ転送を行う必要のある、動画を送信するような場合などがそうである。そのような（一度に膨大な量のデータを転送するような）高速通信の必要のある企業は、Ethernet（既存のLAN）からATM-LAN（のような高速のLAN）への移行を考慮している。

【0005】ATM-LANは、単にEthernetよりも高速、広帯域というだけでなく、セキュリティ、保守、運用、管理といった観点からも優れており、EthernetからATMへの移行は、今後ますます増加していく傾向にある。

【0006】端末をEthernetに接続する場合、Ethernetフレームというフレーム単位でデータの送受信を行うためにEthernetカードが必要である。端末をATM-LANに接続する場合には、ATMセル単位でデータの送受信を行うためにATMネットワークインターフェースカードが必要である。このように端末をLANに接続するためにはインターフェースカ

2

ードが必要であり、LANの種類が異なれば、接続に必要なインターフェースカードの種類も異なるのが現状である。ここでEthernetからATM-LANへの移行を考えているとすると、今まで使用してきたEthernetカードは不必要となり、新しくATMネットワークインターフェースカードを購入して、物理的に再接続を行ってから使用を開始する必要がある。

【0007】

【発明が解決しようとする課題】しかしながら、EthernetからATMへの移行期間（ここで移行期間とは、現在EthernetをLANとして使用しているが、将来ATMへの移行の見通しがある場合や、1つの企業内で、ATMを導入している部署とEthernetでLANを構築している部署とが混在している場合などをいう）において、ネットワーク接続に必要なインターフェースカード（EthernetカードやATMネットワークインターフェースカード）の選択（どちらを購入すべきか）が難しい。

【0008】現在LANを構築しているEthernetにすぐに接続して端末を使用したいけれども、Ethernetボードを買って間もないうちにATMに移行してそのボードが使用できなくなるというのは問題である。といって仕事に必要な端末をすぐにネットワークに接続できないのも問題である。

【0009】したがって本発明は、ネットワークと端末を接続するネットワークインターフェースカードにおいて、内部にATMとEthernetのインターフェースを両方備え、接続されたネットワークにより、自動切り換え可能なネットワークインターフェースカードを提供することを目的とする。

【0010】

【課題を解決するための手段】請求項1に記載の発明は、転送されるデータに基づいて、データの転送速度を判断する信号検出部と、Ethernetインターフェース部と、ATMインターフェース部とから構成され、接続されているネットワークがどちらであるかを認識し、自動切り換え可能としたものである。

【0011】

【発明の実施の形態】本発明によれば、ATMとEthernetをカード自身が認識しながら、インターフェースを行うことができる。

【0012】以下、本発明の実施の形態について説明する。図1は本発明の一実施の形態におけるネットワークインターフェースカードのブロック図、図2は同ネットワークインターフェースカードの信号検出部のブロック図、図3は同ネットワークインターフェースカードの信号検出部の回路図である。

【0013】信号検出部10は、転送されてきたデータから、接続されたネットワークがATMであるのか、Ethernetであるのかを判断する。ATMインター

3

フェース部20は、ATMセルを転送したり、ATMセルを組立、分割する。Ethernetインターフェース部30は、転送されたEthernetフレームのヘッダ部分を見て、そのフレームを取り込むかどうかの判断を行う。主制御部40は中央処理装置（以下CPUと略称する）41とメモリ（以下MEMと略称する）42とから構成される。43は、PC/WS内部バスである。

【0014】カード内へ受信されたネットワーク上のデータは、信号検出部10、ATMインターフェース部20、Ethernetインターフェース部30の3つすべてに供給され、信号検出部10において、接続されたネットワークがEthernetとATMのどちらであるのかを検出する。この検出出力は、接続端末内に取り込まれ、主制御部40に供給される。主制御部40はその値に応じて、Ethernetインターフェース部30とATMインターフェース部20のどちらに処理を行わせるかを決定し、決定したインターフェース部へのみ、処理許可の信号を送る。

【0015】ATMインターフェース部20は、主制御部40より処理許可の信号を受け取ると、ATMセルを組み立て、それを端末へ（上位層へ）送り込む。Ethernetインターフェース部30は、主制御部40より処理許可の信号を受け取ると、転送されてきたEthernetフレームのヘッダ部分に記された宛先アドレスを見て、自分が受信すべきフレームのみを取り込む。

【0016】次に上記の構成よりなる図1の回路の作用について説明する。EthernetとATMは、そのネットワークのトポロジーが異なり、データの転送手段が異なる。Ethernetを用いたLANでは、ある端末がネットワーク上へデータを送信するときのみ、そのデータを乗せて運ぶ搬送波（キャリア）がネットワーク上に流れており、どの端末もデータを送信していないときには、ネットワーク上には何も流れない。また、データを送信しようとする端末は、ネットワーク上に何もデータが流れていないのを確認して、データ送信を行う。その確認のため、あるフレーム（端末が転送するデータの一回り）の送信が終わった後、次のフレームがネットワーク上に流れるまでに、少なくとも9.6マイクロ秒の時間を必要とする。

【0017】それと対照的にATMでは、ネットワーク上に何も流れてないことはなく、常に何らかのデータがネットワーク上を流れている。この違いを後述の手段で検出し、それにより、端末が接続されているLANがどちらであるのかを判断する。

【0018】ATM25で使用している符号化技術は、4B/5B符号化というほかの伝送技術でも広く利用されている方法である。4B/5B符号化とは、4ビットのビット列を5ビットコードで表記する方式であり、つまり、5ビット・シンボル（表記文字列）が、16個の

4

4ビット・データと制御情報の符号化のために用いられる。この符号化方式は、データ伝送時の信頼性を確保するため、なるべくフラットな信号（"0000"や"1111"のように"0"または"1"が連続するような信号）をなくすように、連続する"000"などの信号は、制限されるように工夫されている。"00000"などのように、"0"が5つ以上連続するような信号がネットワーク上を流れることはない。

【0019】ATM25では、4B/5B符号化を行った後、さらにNRZI符号化を行い、符号化されたデータがネットワーク上を流れる。このNRZI符号化は、元のデータが"0"の時は変化せず、"1"の時は反転するといった符号化を施す。ATM25において、このNRZI符号化は、4B/5B符号化の後に行われるので、ネットワーク上に流れる信号は5ビット以上変化しないことはない。ATM25のクロックパルスの周波数は32MHzなので、5ビットは約0.15マイクロ秒に値する。つまり、ATM25のネットワーク上において、0.15マイクロ秒以上"1"が続くこともなければ、"0"が続くこともない。

【0020】ATM25ネットワークで転送されるデータの連続する"0"の期間を、周波数32MHzのクロックは立ち上がりエッジで4個以下である。それに対しEthernetネットワークでは、前記したように、ネットワーク上にフレームが流れてから次のフレームが流れるまで、少なくとも9.6マイクロ秒の時間があり、この時間"0"のデータが流れ続けるとみなせるので、連続する"0"の期間を、周波数32MHzのクロックが立ち上がりエッジで300個以上の場合がある。Ethernetネットワークでは、ネットワーク上を流れるフレームの長さは可変長となっているが、最大のフレームの長さは1518オクテット（=12144ビット）と定められており、Ethernetの転送速度は10Mbpsなので、最大フレーム長のフレームが流れている時間は1.5ミリ秒に満たない。これより、任意の1.5ミリ秒の間にフレームの切れ目が必ずあり、その間に"0"の期間を、周波数32MHzのクロックが立ち上がりエッジで5個以上という場合が必ず存在する。従って、信号検出部10は一定時間（1.5ミリ秒の間）受信データの連続する"0"の期間を周波数32MHzのクロックが"1"に立ち上がる回数をカウントすることにより、接続されたネットワークがATM25とEthernetのどちらであるのか検出することができる。

【0021】主制御部40は、信号検出部10で検出されたネットワークのインターフェース部に対してのみ、処理許可の信号を送る。

【0022】図2は図1における信号検出部10の具体的な構成を示す。このブロック図は、受信データの"0"の期間をカウントするカウンタ11、1.5ミリ秒

5

(Ethernetにおける最大フレーム長のフレームがネットワーク上を流れる時間)ごとに信号を発信するタイマ12、接続されたネットワークが、ATM25とEthernetのどちらであるかを”0”、”1”の値を用いて保持するフリップフロップ13とから構成されている。

【0023】カウンタ11には受信データが供給され、受信データの”0”の期間が周波数32MHzで5ビット以上の場合があるかどうかを確認し、ある場合(ATM25ネットワークでは、4B5B符号化の使用のため、”0”が5ビット以上連続することはないので、接続されたネットワークはEthernetであると判断できる)は”1”、ないときは”0”を出力する。その出力は、タイマ12、フリップフロップ13の各リセット端に供給される。タイマ12は、リセットが解除されている状態の時に、1.5ミリ秒時間毎に信号”1”を出力し、それ以外の場合には、”0”を出力する。その出力は、フリップフロップ13のS入力に供給される。タイマ12が”1”を出力するという事は、1.5ミリ秒の間に、リセット信号がこなかった、ということであり、それは接続されたネットワークがATM25であったということが検出できる。つまり、フリップフロップ13が値”1”を保持しているときは、ATM25であると判断できる。フリップフロップが値”0”を保持しているときは、カウンタ11よりリセット信号がきていて、かつ、タイマ12から値”1”の出力が供給されていないということを示しており、つまりこれより接続されたネットワークがEthernetであることが検出できる。

【0024】図3に、図2の具体的な回路図を示す。この回路は、周波数32MHzのクロックを発生させる発振回路51、受信データ信号が”0”の期間を周波数32MHzのクロックでカウントする3ビットカウンタ52、図2におけるタイマ12の機能を持った16ビットカウンタ53、接続されたネットワークがATM25とEthernetのどちらであるかを値”0”、”1”を保持することによって示すフリップフロップ54、ANDゲート55、56とから構成される。

【0025】3ビットカウンタ52、16ビットカウンタ53、フリップフロップ54の各クロック端には、発振回路51より発生される周波数32MHzのクロックパルスが供給される。3ビットカウンタ52のLD端には、受信データAが供給され、カウンタの初期値であるD入力には、最下位ビットのみ電源が接続され(値”1”が設定され)、その他のビットには値”0”が設定される。この3ビットカウンタ52のすべての出力がANDゲート55に供給され、ANDゲート55の出力Bが16ビットカウンタ53のLD端に供給される共に、3ビットカウンタ52のEnable端、フリップフロップ54のReset端にも供給される。16ビッ

6

トカウンタ53のすべての出力はANDゲート56に供給され、ANDゲート56の出力Cはフリップフロップ54のSet端に供給される。

【0026】このような構成の信号検出部10では、受信データAが”1”である時は、3ビットカウンタ52のLDが1であるため、D入力の値がそのままQ出力にロードされる。すなわち、3ビットカウンタ52の出力は”001”であり、そのときのANDゲート55の出力Bは”0”である。受信データAが”0”になると、3ビットカウンタ52のロードが解除され、発振回路51より発生される周波数32MHzのクロックで初期値の”001”よりカウントを始め、受信データA(3ビットカウンタ52のLD)が”1”となるか、あるいは3ビットカウンタ52のEnableが”0”となるまでカウントを続ける。

【0027】3ビットカウンタ52のEnable端はANDゲート55の出力Bの否定が供給されているため、初期値より6クロックカウントしてQ出力すべてが”1”になると、カウントを中止する。よって、LDに”1”がくる(受信データAが”1”となる)までANDゲート55の出力Bには”1”が保持される。接続されたネットワークがATM25である場合、4B/5B符号化を用いているため、”0”が5ビット以上続けてネットワーク上を流れることはない。よって、3ビットカウンタ52の出力がすべて”1”となり、ANDゲート55の出力Bが”1”となるまでカウントされることはない。Ethernetである場合は、フレームがネットワーク上に流れる毎に少なくとも9.6マイクロ秒データが流れない(”0”が流れ続けると考えることができる)ので、ANDゲート55の出力Bが”1”となる場合が必ずある。

【0028】16ビットカウンタ53は、約1.5ミリ秒のタイマの機能を持っている。LD端に入ってくる信号Bの値が”1”である時は、D入力の値がそのままQ出力にロードされる。このとき、D入力の上位2ビットのみ”0”に、残りのビットは”1”に初期化されるようにしてある。この初期値であると、カウントを始めてからQ出力がすべて”1”になる(ANDゲート56の出力Cが”1”になる)まで、周波数32MHzのクロックで約49000のカウントを必要とし、これは約1.5ミリ秒(Ethernetの最大フレーム長がネットワークを流れる時間)に相当する。LDが”0”であると、ロードが解除され、カウントを始める。Enable端は電源が供給されているので、ロードが解除されている間はカウントを続ける。

【0029】フリップフロップ54のSet端には出力Cが供給されており、Reset端には出力Bが供給されていて、Set端に”1”が入れば”1”を、Reset端に”1”が入れば”0”を保持して、セクタへその値を供給する。

7

【0030】前記したとおりEthernetでは、1.5ミリ秒の間に必ず9.6マイクロ秒間データが流れない隙間がある、つまり、出力Cが”1”となる前に出力Bが”1”となり、16ビットカウンタ53をロードしてしまうので、出力Cは常に”0”である。このことより、フリップフロップ54のSet端には”1”が入ることはなく、Reset端には、1.5ミリ秒の間に少なくとも1回は”1”が入るので、フリップフロップ54の保持する値は常に”0”であるといえる。

【0031】ATM25では、出力Bが”1”になることはなく、出力Cは約1.5ミリ秒毎に”1”となる。このことより、フリップフロップ54のReset端には”1”が入ることはなく、Set端には1.5ミリ秒に1回”1”が入るので、フリップフロップ54の保持する値は常に”1”であるといえる。

【0032】このように上記実施の形態によれば、このネットワークインターフェースカードを内蔵した接続端末をネットワークに接続するとすぐに、そのネットワークがEthernetであるのか、ATM25であるのかを検出することができる。その検出結果に基づき、端

末内部の主制御部を介して、ネットワークとのインターフェースの処理を行う。

【0033】

【発明の効果】以上のように本発明は、ATMネットワークにも、Ethernetにも接続でき、そのインタ

8

ーフェースは、どちらか自動で認識して切り換えることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態におけるネットワークインターフェースカードのブロック図


【図2】本発明の一実施の形態におけるネットワークインターフェースカードの信号検出部のブロック図

【図3】本発明の一実施の形態におけるネットワークインターフェースカードの信号検出部の回路図

【符号の説明】


- 10 信号検出部
- 11 カウンタ
- 12 タイマ
- 13 フリップフロップ
- 20 ATMインターフェース部
- 30 Ethernetインターフェース部
- 40 主制御部
- 41 中央処理装置（CPU）
- 42 メモリ
- 43 PC/WS内部バス
- 44 発振回路
- 51 3ビットカウンタ
- 52 16ビットカウンタ
- 53 フリップフロップ

【図1】




43 PC/WS内部バス

【図2】



【図 3】



- 52 3ビットカウンタ
 53 16ビットカウンタ
 54 フリップフロップ